IBM i Siemens surađuju na istraživanju koje bi trebalo ubrzati razvoj tranzistorske arhitekture nanostack, predstavljene ranije ove godine. Projekt spaja IBM-ovo iskustvo u razvoju poluvodičkih komponenti i Siemensove tehnologije za automatizirano projektiranje elektroničkih sklopova (EDA), simulaciju proizvodnih procesa, optimizaciju litografije i softver za naprednu proizvodnju.
Nanostack je, prema kompanijama, prva poznata trodimenzionalna arhitektura temeljena na nanoslojnim tranzistorima koji se okomito slažu i međusobno prostorno pomiču radi povećanja gustoće. U trenutačnoj izvedbi tehnološke generacije označene sa sedam angstroma omogućuje smještaj gotovo 100 milijardi tranzistora na površinu približno veličine nokta. Različiti materijali mogu se kombinirati unutar pojedinih slojeva, čime se omogućuje zasebna optimizacija radnih značajki i potrošnje energije tranzistora. Takva rješenja otvaraju mogućnosti poboljšanja energetske učinkovitosti, računalnih radnih značajki i skaliranja SRAM memorije.
IBM je ranije ove godine pokazao da nanostack može funkcionirati, a sada je naglasak na tehnološkim koracima nužnima za serijsku proizvodnju. Partneri će unaprijediti projektiranje, simulacijske postupke i litografiju potrebnu za postojeću i buduće generacije nanostacka, uključujući one nakon sedmoangstremske generacije. Razvijat će i napredne virtualne modele radi provjere izvedivosti i uklanjanja proizvodnih poteškoća prije fizičke izrade.
„Nanostack je skalabilna tranzistorska platforma čiji je cilj premjestiti daljnje smanjivanje dimenzija i povećavanje gustoće sklopova iz dvije u tri dimenzije. To je nova paradigma u poluvodičkoj industriji i mogući smjer razvoja logičkih sklopova potrebnih za umjetnu inteligenciju i druge nove tehnologije tijekom sljedećeg desetljeća”, izjavio je Huiming Bu, potpredsjednik IBM-a za istraživanje silicijskih tehnologija. Dodao je da suradnja sa Siemensom omogućuje razvoj novih pristupa smanjivanju struktura na angstremskoj razini.
Ankur Gupta, izvršni potpredsjednik Siemensova portfelja alata EDA za integrirane sklopove, ističe da daljnje smanjivanje poluvodičkih struktura zahtijeva usklađivanje fizike uređaja, automatiziranog projektiranja i proizvodnog softvera. Prema njegovim riječima, fizička umjetna inteligencija povećava zahtjeve prema silicijskim arhitekturama, a virtualni modeli i simulacije mogu ranije otkriti fizička ograničenja i ubrzati razvoj složenih tranzistorskih izvedbi.
Razvoj novih poluvodičkih arhitektura ne ovisi samo o dimenzijama pojedinog tranzistora. Važna je i mogućnost pouzdane izrade velikog broja struktura uz prihvatljiv proizvodni prinos. Za nanostack IBM navodi istraživački čip površine oko 150 četvornih milimetara s gotovo 100 milijardi tranzistora. U usporedbi s prethodnom IBM-ovom generacijom od dva nanometra, istraživački rezultati upućuju na gotovo dvostruko veću gustoću. Tvrtka navodi i mogućnost približno 50 posto boljih radnih značajki te 70 posto veće energetske učinkovitosti u usporednim projekcijama.
Za SRAM se navodi poboljšanje skaliranja od oko 40 posto. Te brojke predstavljaju istraživačke pokazatelje, a ne karakteristike komercijalno dostupnih procesora. IBM planira u prvom tromjesečju 2027. učiniti dostupnim rani istraživačko-razvojni komplet za projektiranje procesa, poznat kao PDK. Takvi kompleti omogućuju projektantima da svoje sklopove usklade s pravilima određenog tehnološkog procesa. Put od demonstracije tranzistora do komercijalnog čipa uključuje dodatna ispitivanja pouzdanosti, proizvodnih troškova i integracije s drugim dijelovima sustava.